### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

#### (11)特許出願公開番号

# 特開平11-195778

(43) 公曜日 平成11年(1999) 7月21日

(51) Int.Cl. <sup>6</sup>	識別配号	FΙ	
H01L 27/146		H01L 27/14	A
H 0 4 N 5/335		H 0 4 N 5/335	P

# 審査請求 有 請求項の数14 OL (全 16 頁)


(21)出顧番号	<b>特願平10-186453</b>	(71) 出順人	398035800
			イノビジョン株式会社
(22)出願日	平成10年(1998)7月1日		神奈川県横浜市港北区新横浜2-15-10
		(72)発明者	三井田 ▲高▼
(31)優先権主張番号	特願平9-334728		横浜市港北区新横浜2-15-10 イノビジ
(32)優先日	平 9 (1997)10月30日		ョン株式会社内
(33)優先権主張国	日本 (JP)	(74)代理人	弁理士 岡本 啓三
(00) 50) 512		(1014-201	71-11-11-11-11-11-11-11-11-11-11-11-11-1

### (54) 【発明の名称】 固体機像素子及び固体操像素子による光信号検出方法

# (57) 【要約】

【課題】 本発明は固体撮像素子による光検出方法に関 し、光発生電荷の表面捕獲或いは散乱に起因する雑音を 低減し、分光感度特性や変換効率の向上を図るととも に、直線性に優れた光電変換特性を得る。

「解決手段」 光照射によってウエル領域15内に発生した光発生正孔をウエル領域15内に形成した絶縁ゲーシ型電界効果トランジスタのソース拡散領域16の近辺に埋め込まれた、ウエル領域15よりも高い不純物温度を有する高温度埋込層25に導いて蓄積させ、蓄積した光発生正孔の量により絶縁ゲート型電界効果トランジスタの関値を変化させ、関値の変化量を受光量として検出する。



14:フィールド陸陸្ 20: 係意出力語 15:ウエル福祉 21: VSCAN神経語 16: ソース度整成 21: VSCAN神経語 21: VSCAN神経語 27: VSD中経常 24: 受芝窓 17: 不手があた歌談は 24: 受芝窓 111: 天史ダイード 111: 天史ダイード 111: 天史ダイード 112: 天田子学 中央 111: 天史ダイード 112: 天田子学 中央 111: 大田子学 中学 11:

#### 【特許請求の範囲】

【請求項1】 受光ダイオードと光信号検出用の絶縁ゲート型電界効果トランジスタとを備えた単位画素が複数配列された固体操像素子において、

前記受光ダイオードは、一導電型の半導体基板上の反対 導電型の半導体層に形成された一導電型のウエル領域 と、前記ウエル領域の表層に形成された反対導電型の不 純物拡散領域とを有し、

前記絶縁ゲート型電界効果トランジスタは、前記ウエル 飯域の表層に前記不純物拡散領域と一体的に形成された 反対導電型のドレイン拡散領域と、前記ウエル領域の表 対導電型のソース拡散領域と、前記・フィン拡散領域と 前部シース拡散領域と、前記・アイン拡散領域と 静配・フィ工版で、一ないで、一ないで、一ないで、 健を介して形成されたゲート電極と、前記ゲート電極下 のウエル領域の表層の電流担体が移動する。反対導電型 の下のウエル領域内の、一ないで、一ないで、 の下のウエル領域内の、一ないで、 に対して、 に対して、

[請求項2] 前記高濃度埋込層はチャネル幅方向全域 にわたって形成されていることを特徴とする請求項1に 記載の固体撮像素子。

【請求項3】 前記ソース拡散領域の近辺は、前記ドレイン拡散領域から前記ソース拡散領域に至るチャネル長方向の一部領域であって、前記ソース拡散領域側であることを特徴とする請求項1又は2に記載の固体撮像素子。

(請求項4) 前配ゲート電域はリング状を有し、前記 ツース拡散態域は前配ゲート電極の中央部の前配ウエル 領域の表際に形成されており、前記ドレイン拡散領域は 前配ゲート電極を囲むように前記ウエル領域の表層に形 成されており、前配高速度型の層は前配ツーム散鉄領域 を囲むように前記ウエル領域内に形成されていることを 特徴とする語求項1万至3のいずれかに配載の固体撮像 素子。

【請求項5】 前記絶縁ゲート型電界効果トランジスタ のゲート電極及びその周辺は遮光されていることを特徴 とする請求項1乃至4のいずれかに記載の固体撮像素 そ、

【請求項6】 前記絶縁ゲート型電界効果トランジスタ のソース拡散領域に負荷回路が接続されてソースフォロ ワ回路を構成していることを特徴とする請求項1乃至5 のいずれかに記載の固体操像素子。

【請求項7】 前記ソースフォロワ回路のソース出力は 映像信号出力に接続されていることを特徴とする請求項 6に記載の固体操像素子。

[請求項8] 前記単位画素は行方向及び列方向に並ん でいることを特徴とする請求項1乃至7のいずれかに記 載の固体撮像素子。 【請求項9】 前記行方向に並ぶ前記各単位画素の絶縁 ゲート型電界効果トランジスタのドレイン拡散領域がと もに接続され、前記行毎にドレイン電圧を送るドレイン 電圧供給機と、

前記行方向に並ぶ前記各単位画素の絶縁ゲート型電界効果トランジスタのゲート電極がともに接続され、前記行毎に垂直走査信号を伝える垂直走査信号供給線と、

前記列方向に並ぶ前記各単位画素の絶縁ゲート型電界効果トランジスタのソース拡散領域がともに接続された、 前記列毎に設けられた複数の垂直出力線と.

前記各垂直出力線がそれぞれ接続された光検出信号入力 端子と、光検出信号出力端子と、水平走査信号入力端子 とを有し、前記列毎に設けられたスイッチと、

前記各スイッチの光検出信号出力端子がともに接続された共通の水平出力線と、

前記複数の垂直出力線のうちの一つを選択する水平走査 信号を前記スイッチの水平走査信号入力端子に伝える水 平走査信号供給線と、

前配ドレイン電圧供給線が接続され、行毎に選択的にドレイン電圧を供給するドレイン電圧駆動走査回路と、 前記垂直走査信号供給線が接続され、行毎に選択的に垂 直走査信号を供給する垂直走査信号駆動走査回路と、 前記水平走査信号供給線が接続され、列毎に選択的に水

平査査信号を供給する水平走査信号駆動走査回路と、 前記水平出力線に接続され、前記駆動走査回路により選 択された一つの前記絶縁ゲート型電界効果トランジスタ との間でソースフォロワを形成する負荷回路と、

前記ソースフォロワのソース出力に接続された映像信号 出力とを有することを特徴とする請求項8に記載の固体 撮像素子。

【請求項10】 前記固体撮像素子は一つの前記半導体 基板に形成されていることを特徴とする請求項1乃至9 のいずれかに記載の固体撮像素子。

【請求項 11】 光照射によって p型のウエル領域内に 発生した電子及び正孔のうち該光発生正孔を前記ウエル 領域内に形成した絶縁ゲート型電界効果トランジスタの n型のソース拡散領域の近辺に埋め込まれた。前記ウエル 抑領域よりも高濃度の p型の高濃度埋込層に導いて蓄積 させ、該蓄積した光発生正孔の量により前記秒縁ゲート 型電界効果トランジスタの関値を変化させ、該関値の変 化量を受分量として検出することを特徴とする固体撮像 素子による光信符検知方法。

【請求項12】 光照射によって n型のウエル領域内に 発生した電子及び正孔のうち談光発生電子を前記ウエル 領域内に形成した絶縁ゲート型電界効果トランジスタの p型のソース拡散領域の近辺に埋め込まれた。前記ウエ ル領域よりも高速度の1型の高速度地入層に辿いて蓄積 させ、該蕭積した光発生電子の量により前記絶縁ゲート 型電界効果トランジスタの間値を変化させ、認関値の変 位量を受光度として検出することを特徴とう言葉は場合 素子による光信号検出方法。

【請求項13】 請求項1乃至10のいずれかに記載の 固体撮像素子による光信号検出方法において、

前記半導体基板、前記ウエル領域及び前記高濃度埋込層はp型であり、前記半導体層、前記不純物拡散領域、前記ドレイン拡散領域及び前記ソース拡散領域はn型であ

前記不純地拡散領域、前記ドレイン拡散領域、前記ゲート電極及び前記ゲース拡散領域、動作電圧よりも高い 左を印加し、前記ウェル領域及び前記高濃度埋湿層内の 正孔を前記半導体基板に、電子を前記不純物拡散領域、 前記ドレイン拡散領域及び前記ピンース拡散領域にそれぞ れ排出して変変化することで画素の初期化を介述

光照射により前記受光ダイオードのウエル領域内に正孔 及び電子を生じさせ、

前記不純物拡散領域及が前記ドレイン拡散領域に動作電 圧を印加し、かつ前記ゲート電極に前記地線ゲート型電 界効果トランジスタのゲート領域のボテンシャルが前記 受光ダイオードのボテンシャルよりも低くなるような電 圧を印加し、前部光発生正孔を割積では、 前記ドレイン拡散領域及び前記ゲート電極に動作電圧を 町加し、前記光発生正孔を割積した前記高速度生み層上 にチャネル長方向に低電界の反転領域を形成するととも に、前記高速度埋込層上を除くチャネル領域に前記チャ ネル長方向に高電界の級で成し、

前記ドレイン拡散領域及び前記ゲート電極に前記枠線ゲート型電界効果トランジスタが飽和状態で動作するような動作電圧を印加し、前記地線ゲート型電界効果トランジスタをビースフォロリに形成して前記光発生正孔が前記高速度進込層に蓄積されたことにより前記地線ゲート型電界効果トランジスタの即催電圧の変化を、前記地線ゲート型電界効果トランジスタのソース拡散領域の電位変化に変えることで信号を検出することを特徴とする固体機像素子による光信号検出方法。

【請求項14】 請求項1乃至10のいずれかに記載の 固体撮像素子による光信号検出方法において、

前記半導体基板、前記ウエル領域及び前記高濃度埋込層 は n型であり、前記半導体層、前記不純物拡散領域、前 記ドレイン拡散領域及び前記ソース拡散領域は p型であ り、

前記不純物拡散領域、前記ドレイン拡散領域、前記ゲート電極及び前記ソース拡散領域に動作電圧よりも負側に 大きい電圧を印加し、前記ウエル領域及び高濃度埋込層 内の電子を前記半導体層に、正孔を前記不無熱拡散領域、前記ドレイン拡散領域及び前記ソース拡散領域にそれぞれ排出して空乏化することで画素の即開化を行い、 光照射により前記受光ダイオードのウエル領域内に正孔 及び電子を生じさせ、

前記不純物拡散領域及び前記ドレイン拡散領域に動作電

圧を印加し、かつ前記ゲート電極に前記絶縁ゲート型電界効果トランジスタのゲート領域のボテンシャルが前記 受光ダイオードのボテンシャルよりも高くたるような電 圧を印加し、前記光発生電子を前記ウェル領域内を移動 前記ドレイン拡散領域及び前記ゲート電極に動作電圧を 印加し、前記光発生電子が蓄積した前記高濃度埋込層に低電界の灰転領域を形が成立とともに、前記高濃度埋 込層上を稼くチャネル領域に高電界領域を形成し、

前記ドレイン拡散領域及び前記ゲート電極に前記20線で - ト型電界効果トランジスタが飽和状態で動作するよう な動作電圧を印加し、前記20線ゲート型電界効果トラン ジスタをソースフォロワに形成して前記光発生電子が前 記高濃度埋込層に蓄積されたことによる前記60線ゲート 型電界効果トランジスタの間値電圧の変化を、前記60線 ダート型電界効果トランジスタのソース拡散領域の電位 変化に変えることで信号を検討することを特徴とする固 体機像差平によみ代長9線サル方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】 本発明は、国体機像素子及び 固体機像素子による光信号検出方法に関し、より群しく は、ビデオカメラ、電子カメラ、画像入力カメラ、スキ ャナー、又はファクシミリ等に用いられる時信電圧変調 方式のMOS型固体操像素子及び固体機像素子による光 信号検出方法に関する。

#### [0002]

【従来の技術】半導体イメージセンサは量産性に優れて いるため、パターンの微幅化技術の進展に伴い、ほとん どの画像人力デバイス装置に適用されている。 なかで も、CCD (電荷結合素子) は光感度が高く、ノイズレ ベルが低いため、ビデオカメラやファクシミリ等代表的 な画像装置に多く採用されている。

【0003】しかし、CCD(電荷結合素子)には以下 のような問題があり、これらの問題に応えられる技術の 開発が望まれている。即ち、

□消費電力、動作電圧が高い、

②CMOSデバイス等の半導体素子と異なり、複雑な製造技術を必要とするため、生産コストが高い、

②製造技術がCMOSデバイス等の半導体素子と異なっているため、CCD内に複雑な周辺回路を作り込みにくいる。

【0004】 このような状況に加え、近年、関係機像素 子の応用市場が拡大してきており、MOS型固体機像素 子が見直されるようになってきている。また、半場体微 機化技術によりサブミクロン以下のデバイスを作成する ことが可能になってきている。一方、メイッジセンサ本 体の特性については、MOS型イメージセンサとCCD イメージセンサとの性能差は大きく、特に、MOS型イ メージセンサとはおいてラッと人雑音特件や画と製 の改善が必要とされており、根本的な性能向上が望まれていた。

【0005】 これに対して、マイクロレンス技術の進歩 により光電変換師を局所化でき、且つ機棚化技術により 画素毎に2~3トランジスクからなる増幅回路が集積で きるようになり感度の向上を図ることができた。このた め、X、Y02つのうち1つのMOSスイツ予部で発生 する熱雑音 (kTC雑音) や素子ばらつきによって生じ る固定パターン雑音を回路的にある程度低減させること が可能となった。

【0006】 このような点から、CMOS技術による機 幅なトランジスタ増幅回路を受光デバイスの画素内に形 成した、いわゆるアクティブCMOSイメージセンサが 注目されている。アクティブCMOSイメージセンサ は、通常のCMOS技術以か特殊な製造技術を必要と しないため、CMOS周辺回路を受光部分と同一のチッ ブに集積化し易く、安価に製造できる。また、消費電 力、及び部性電圧が小さいという発展を有る、

IOOの7」このため、将来、複雑な信号処理回路を搭載したアンチップカメラの実現にむけて大いに期待されている。アクティブCMOSイメージセンサ系子の改良型として以下の具体例が挙げられる。即ち、CMD(Marge Modulation Device: 電荷変調業子)型回味機の子は特開図60−206063号公報、特開平6−120473号公報等に公開されている。この来子は光電変換素子構造にCCDのな特徴を取り入れた素子であり、また、閉口率を向上させるためMOSトランジスタのゲート電極をフォボケート電機をとしている。光励起によって発生した電荷をMOSトランジスタのガートー電極をフォボケート電機をフォボケートで銀行が一ト酸・MOSトランジスタのカゲートで電荷でデートでいた。トランジスタのカボケート電機でデートでである。電荷の帰出を完全空で化モードで行うため、トランジスタの別は音針をを登できる。

[0008] また、BCMD (Bulk Charge Modulated Device) 型固体機像素子は特開配64-14959号公 報等に公開されている。図13(a)に示すように、この素子も開口率を向上させるためMOSトランジスタのゲート電板フェットゲート電板7下のN層2上に分末生電荷の善規類2を設けている。この場合、フォトゲート電極7下のN層9と接するゲート酸化膜60界面にトラップされるのを抑制し、それに起因するノイズを抑制している。なお、図13(a)中、符号とはN層、4はソース拡散領域、5はドレイン拡散領域、8は定電流電流である。

[0009] さらに、関値電圧変調方式の固体操像素子 は特開平2-304973号公報に公開されている。こ の素子においては、リングゲート電極構造を有し、リン ゲゲート電極構造の中央部にソース拡散領域が形成さ れ、リングゲート電極を囲むようにドレイン拡散領域が 形成されている。この場合、ドレイン拡散領域が埋込み フォトダイオードの高速圧不純物拡散層を兼ねている。 受光部をトランジスタ領域の外に設けたこと、及びチャ よ小幅右方向の部のチャネル電線域下のフェル領域内に ソース鉱散領域からドレイン拡散領域にわたって信号電 荷に対してボテンシャルの低いところを一か所設けたこ を特徴としている。

【00101 この素子では、埋込みフォトダイオードに 光を照射して電荷を発生させ、埋込みフォトダイオード の光発生電荷の蓄積により基極がイアスが無力をあって で開催を制御する。特に、機能な強度の光照射であって 光発生電荷の数が少ない場合に有効であり、信号電荷に 対してボデンシャルの低いところに光発生電荷を集めて 密度の不均一を抑え、固定パターン雑音の抑制を図って いる。

#### [0011]

【発明が解決しようとする課題】しかしながら、CMD 型固体構像来子では、光電変換に用いる電荷が半導体表 面付近に存在するため、表面での電荷捕獲或いは飲乱に よるランダム雑音成分は除去しきれないという問題があ る。BCMD型固体構像素子では、図13(a)に示す ように、電荷蓄積層 3がフォトゲート電超 ア・のチャネ 小領域全域に存在するため、トランジスタを十分に飽和 させることが難しく、図1(b)に示すように、電流 一電圧特性が三接管領域特性となってしまう。このた め、ソースフォロワで光発生電荷を正変換する上で 十分な直線性が得られないという問題がある。

【0012】また、電荷蓄制層3内でのキャリア分布は フォトゲート電機7下のチャネル領域全体に散在し、チャネル領域全体が電流変調に巻与するので、注入電荷量 に対するボデンシャル変調の練型性に乏しく、かつ電荷 検出容量も比較的大きいため変換効率も劣るという問題 がある。さらに、CMD型及びBCMD型配件操像素子 はフォトゲート電極構造ということで共通し、受光部の MOS構造固有の入射がの多重干渉による分光感度特性 の劣化の問題がある。

【0013】さらに、フォトゲート電機構造では、製造 工程上、造光性を有する薄いボリシリコン膜からなるフ オトゲート電機の形成が必要となる等、特殊で複雑な製 造プロセスが要求されるという問題もある。一部のチャ ネル幅領域下のウエル内に信号電荷に対してボテンシャ ルの低いところを一か所設けた固体撮像素子では、その ボテンシャルの低いところを、一部のチャネル幅領域下 のウエル領域内であってソース拡散領域からドレイン拡 酸類域にわたって設けているため、電流・電圧特性が三 極管領域の特性となり、ソースフォロワで光発生電荷を 電上に変換する上で十分な直線性が得られないという問 顕がある。

【0014】本発明は、上述の事情に鑑みてなされたも

のであり、光発生電荷の表面指標或いは軟乱に起因する 雑音を低減し、分光感度特性や変換効率の向上を図る ともに、直線性に優れた光密変換特性を得ることがで き、また、CMO Sの製造技術と同じ製造技術を用いて 受光部を作成することができる固体操像素子及び固体操 像素子による光検出方法を提供することを目的とする。 (0 0 1 5 1

【課題を解決するための手段】上記目的を達成するた め、請求項1の発明は固体撮像素子に係り、受光ダイオ ードと光信号検出用の絶縁ゲート型電界効果トランジス タとを備えた単位画素が複数配列された固体撮像素子に おいて、前記受光ダイオードは、一導電型の半導体基板 上の反対導電型の半導体層に形成された一導電型のウエ ル領域と、前記ウエル領域の表層に形成された反対導電 型の不純物拡散領域とを有し、前記絶縁ゲート型電界効 果トランジスタは、前記ウエル領域の表層に前記不純物 拡散領域と一体的に形成された反対導電型のドレイン拡 散領域と、前記ウエル領域の表層に前記ドレイン拡散領 域と間隔を置いて形成された反対導電型のソース拡散領 域と、前記ドレイン拡散領域と前記ソース拡散領域との 間のウエル領域上にゲート絶縁膜を介して形成されたゲ 一ト電極と、前記ゲート電極下のウエル領域の表層の電 流担体が移動する、反対導電型の不純物層を有するチャ ネル領域と、前記チャネル領域の下のウエル領域内のソ 一ス拡散領域の近辺に前記ウエル領域よりも高い不純物 濃度を有する一導電型の高濃度埋込層とを有することを 特徴としている。

[0016] 請求項2の発明は、請求項1に幇較の固体 議像素子に係り、前配高濃度埋込層はチャネル幅方向全 域にわたって形成されていることを特徴としている。請 求項3の発明は、請求項1又は2に記数の個体操像素子 に係り、前記ツース拡散領域に至るチャネル長方向の 一部領域であって、前記ソース拡散領域に至るチャネル長方向の 一部領域であって、前記ソース拡散領域に至るチャネル長方向の 一部領域であって、前記ソース拡散領域に至るチャネル長方向の

[0017] 請求項4の発明は、請求項1乃至3のいず れかに記載の国体撮像素子に係り、前記が一ト電極は リング状を有し、前記ソース拡散領域は前記グート電極の 中央部の前記ツエル領域の表層に形成されており、前記 ドレイン拡散領域は前記グート電極を囲むさい前記シ エル領域の表層に形成されており、前記高濃度埋込層は 前記ソース拡散領域を囲むように前記ウエル領域内に形 成されていることを特徴としている。

[0018] 請求項5の発明は、請求項1为至4のいずれかに記載の固体撮像素子に係り、前記地縁ゲート型電界効果トランジスタのゲート電板及びその刑辺は退光されていることを特徴としている。請求項6の発明は、請求項1万至5のいずれかに記載の固体掃像素子に係り、前記地縁ゲート型電界効果トランジスタのソース拡散鎖域に負荷回路が接続されてソースフォロワ回路を構成し

ていることを特徴としている。

【0019】請求項7の発明は、請求項6に記載の固体 楊像素子に係り、前記ソースフォロワ回路のソース出力 は映像信号出力に接続されていることを特徴としてい る。請求項8の発明は、請求項1乃至7のいずれかに記 載の固体撮像素子に係り、前記単位画素は行方向及び列 方向に並んでいることを特徴としている。請求項9の発 明は、請求項8に記載の固体撮像素子に係り、前記行方 向に並ぶ前記各単位画素の絶縁ゲート型電界効果トラン ジスタのドレイン拡散領域がともに接続され、前記行毎 にドレイン電圧を送るドレイン電圧供給線と、前記行方 向に並ぶ前記各単位画素の絶縁ゲート型電界効果トラン ジスタのゲート電極がともに接続され、前記行毎に垂直 走査信号を伝える垂直走査信号供給線と、前記列方向に 並ぶ前記各単位画素の絶縁ゲート型電界効果トランジス タのソース拡散領域がともに接続された、前記列毎に設 けられた複数の垂直出力線と、前記各垂直出力線がそれ ぞれ接続された光検出信号入力端子と、光検出信号出力 端子と、水平走査信号入力端子とを有し、前記列毎に設 けられたスイッチと、 前記各スイッチの光検出信号出 力端子がともに接続された共通の水平出力線と、前記権 数の垂直出力線のうちの一つを選択する水平走査信号を 前記スイッチの水平走査信号入力端子に伝える水平走査 信号供給線と、前記ドレイン電圧供給線が接続され、行 毎に選択的にドレイン電圧を供給するドレイン電圧駆動 走査回路と、前記垂直走査信号供給線が接続され、行毎 に選択的に垂直走査信号を供給する垂直走査信号駆動走 杏回路と、前記水平走杏信号供給線が接続され、列毎に 選択的に水平走査信号を供給する水平走査信号駆動走査 回路と、前記水平出力線に接続され、前記駆動走査回路 により選択された一つの前記絶縁ゲート型電界効果トラ ンジスタとの間でソースフォロワを形成する負荷回路 と、前記ソースフォロワのソース出力に接続された映像 信号出力とを有することを特徴としている。

【0020】請求項10の発明は、請求項1万至9のか ずれかに記載の個体操像素子に係り、前記回体操像素子 は一つの前記半導体基板に形成されていることを特徴と している。請求項11の発明は、固体機像素子による外 信号検出方法に係り、光照報によって P型の工ル領域 内に発生した電子及び正孔のうち該光発生正孔を前記ウ エル領域内に形成した絶縁ゲート型電界効果トランジス タのn型のツーム拡散製域の近辺に埋め込まれた、前記 ウエル領域よりも高濃度のP型の高濃度埋込層に導いて 蓄積させ、該蓄積した光発生正孔の量により前記絶縁ゲート型電界ዎ成トランジスタの関値を変化せ、該翻値 の変化量を受光量として検出することを特徴としてい 変化量を受光量として検出することを特徴としてい

【0021】請求項12の発明は、固体撮像素子による 光信号検出方法に係り、光照射によってn型のウエル領 域内に発生した電子及び正孔のうち該光発生電子を前記 ウエル領域内に形成した絶縁ゲート型電界効果トランジスタのP型のソース拡散領域の近辺に埋め込まれた、前 むウエル領域よりも高濃度のn型の高濃度埋込層に導い で蓄積させ、該蓄積した光発生電子の量により前記絶縁 ゲート型電界効果トランジスタの閾値を変化させ、該閾 値の変化量を変光量として検出することを特徴としてい

【0022】請求項13の発明は、固体撮像素子による 光信号検出方法に係り、請求項1乃至10のいずれかに 記載の固体操像素子による光信号検出方法において、前 記半導体基板、前記ウエル領域及び前記高濃度埋込層は p型であり、前記半導体層、前記不純物拡散領域、前記 ドレイン拡散領域及び前記ソース拡散領域はn型であ り、前記不純物拡散領域、前記ドレイン拡散領域、前記 ゲート電極及び前記ソース拡散領域に動作電圧よりも高 い電圧を印加し、前記ウエル領域及び高濃度埋込層内の 正孔を前記半導体基板に、電子を前記不純物拡散領域。 前記ドレイン拡散領域及び前記ソース拡散領域にそれぞ れ排出して空野化することで画素の初期化を行い、光照 射により前記受光ダイオードのウエル領域内に正孔及び 電子を生じさせ、前記不純物拡散領域及び前記ドレイン 拡散領域に動作電圧を印加し、かつ前記ゲート電極に前 記絶縁ゲート型電界効果トランジスタのゲート領域のポ テンシャルが前記受光ダイオードのポテンシャルよりも 低くなるような電圧を印加し、前記光発生正孔を前記ウ エル領域内を移動させて前記高濃度埋込層に前記光発生 正孔を蓄積させ、前記ドレイン拡散領域及び前記ゲート 電極に動作電圧を印加し、前記光発生正孔が蓄積した前 記高濃度埋込層上にチャネル長方向に低電界の反転領域 を形成するとともに、前記高濃度埋込層上を除くチャネ ル領域に前記チャネル長方向に高電界領域を形成し、前 記ドレイン拡散領域及び前記ゲート電極に前記絶縁ゲー ト型電界効果トランジスタが飽和状態で動作するような 動作電圧を印加し、前記絶縁ゲート型電界効果トランジ スタをソースフォロワに形成して前記光発生正孔が前記 高濃度埋込層に蓄積されたことにより前記絶縁ゲート型 電界効果トランジスタの閾値電圧の変化を、前記絶縁ゲ ート型電界効果トランジスタのソース拡散領域の電位変 化に変えることで信号を検出することを特徴としてい

[0023]請求項14の契明は、固体組織業子による 光信号検出方法に係り、請求項17至10のいずれかに 記数の固体機業子による火信号検出方法において、前 記半導体基板、前記ウエル領域及び前記高濃度埋込層は n型であり、前記半導体層、前記不純や動拡微鏡域、前記 ドレイン拡散領域及び前記シース拡散領域はp型であ り、前記不検物拡散領域、前記 ドレイン拡散領域、前記 ゲート電極及び前記ソース拡散領域に動作電圧よりも負 側に大きい電圧を印加し、前記ウエル領域及び高速度 込層内の電子を前記半導体層に、正孔を前記不純物拡散 領域、前記ドレイン拡散領域及び前記ソース拡散領域に それぞれ排出して空乏化することで画素の初期化を行 い、光照射により前記受光ダイオードのウエル領域内に 正孔及び電子を生じさせ、前記不純物拡散領域及び前記 ドレイン拡散領域に動作電圧を印加し、かつ前記ゲート 電極に前記絶縁ゲート型電界効果トランジスタのゲート 領域のポテンシャルが前記受光ダイオードのポテンシャ ルよりも高くなるような電圧を印加し、前記光発生電子 を前記ウエル領域内を移動させて前記高濃度埋込層に前 記光発生電子を蓄積させ、前記ドレイン拡散領域及び前 記ゲート電極に動作電圧を印加し、前記光発生電子が蓄 積した前記高濃度埋込層上に低電界の反転領域を形成す るとともに、前記高濃度埋込層上を除くチャネル領域に 高電界領域を形成し、前記ドレイン拡散領域及び前記ゲ 一ト電極に前記絶縁ゲート型電界効果トランジスタが飽 和状態で動作するような動作電圧を印加し、前記絶縁ゲ ート型電界効果トランジスタをソースフォロワに形成し、 て前記光発生電子が前記高濃度埋込層に蓄積されたこと による前記絶縁ゲート型電界効果トランジスタの間値電 圧の変化を、前記絶縁ゲート型電界効果トランジスタの ソース拡散領域の電位変化に変えることで信号を検出す ることを特徴としている。

[0024] 本発明においては、チャネル領域の下のウ エル領域内であってソース拡散領域の近辺に、例えばド レイン拡散領域からソース拡散領域に至るテャネル長方 向の一部領域であって、ソース拡散領域側に、かつチャ よル領域の幅方向の一部で取りは幅方向全体にわたっ て、ウェル領域と同じ一導電型を有し、かつウエル領域 よりも高い不純物濃度を有する高濃度埋込層(キャリア ボケット)を勢けている。

【0025】例えば、リング状のゲート電極を用いる場 を、ゲート電極の中央部のウエル領域の表層にソース拡 散領域を形成し、ゲート電極を囲むようにウエル領域の 表層にドレイン拡散領域を形成し、ソース拡散領域を はようにウエル領域内に高速度型込層を形成する。この ような構成では、p型のウエル領域におけるp型の高濃 度埋込層の場合、p型の高速度埋込層のところで正孔に 切してボデシシャルが一番にくる。或いは、n型のウ エル領域におけるn型の高速度埋込層の場合、n型の高 濃度埋込層のところで電子に対してボデンシャルが一番 高くなる。

【0026】さらに、ウエル領域は受光ダイオードと電 界効果トランジスタとで共通し、受光ダイオードの不純 物鉱散領域と電界効果トランジスタのドレイン拡散領域 とは一体的に形成されている。また、高濃度埋込層が フース鉱散領域の近近くに設けられている。高濃度埋込層が ソース拡散領域の近傍に配置されているため、受光ダイ オード部分のウエル領域で発生した光発生電荷を高濃度 埋込層に集めやすい。

【0027】即ち、p型のウエル領域を用い、かつ検出

トランジスタを n M O S とした場合、光発生電荷のうち 正孔を用い、ドレイン拡散領域よりもソース拡散領域の 方の電位を低く設定する。或いは、n型のウエル領域を 用い、かつ検出トランジスタを p M O S とした場合、光 発生電荷のうち電子を用い、ドレイン拡散領域よりもソ 一ス拡散領域の方の電位を高く設定する。例えば、ドレ イン拡散領域の方の電位を高く設定する。例えば、ドレ イン拡散領域の方の電位を高く設定する。例えば、ドレ イン拡散領域に正又は負の動作電圧 V D D を印加し、ゲ ント電極に低い電圧を印加したとき、電界効果トランジ スタのドレイン拡散領域、即ち受光ダイオードの不純物 拡散領域からソース拡散領域の方に光発生電荷が向かう ような電券が生じる。

[0028] したがって、初期代により、読み出しが終 かった光発生電荷やウエル領域内のアクセフタ等を中性 化している正孔等の残留電商を半導体基板内から排出し た後、上記のように電圧を印加したとき、受光ダイオー ド部分のウエル領域内で発生した光発生電荷は、高温度 埋込層の方に移動し、高濃度埋込層に蓄積される。一度 高濃度埋シ層に光発生電荷が集まると、そこの低い電位 のため容易に脱出できなくなるため、ウエル領域内での 光発生電荷の拡散を防止することができ、高濃度埋込層 に光発生電荷の拡散を防止することができ、高濃度埋込層

【0029】 なお、高濃度埋込層に蓄積された光発生電 荷でもゲート電極、ドレイン拡散領域及びシース拡散領 域に動作電圧よりも大きい電圧を印加して電界を高める ととにより、排除することができる。光発生電荷が高速 度埋込層内に蓄積されると、蓄積量に応じてフェルミレ ベルが変化し、空間電荷は減少するため、トランジスタ の間値覆圧の低下をもたらず。同時に、電荷保存則によ 、高濃度埋込層上に反転領域が形成され、反転領域内 で高濃度埋込層内に蓄積された光発生電荷と速の導電型 のキャリアが増加し、チャネルコンダクタンスは増大す ス

[0030] 一方、高濃度埋込履以外の類較ではポテンシャルが高く光発生電荷が蓄積しないので、高濃度埋込 層上以外のウエル領域表面には反転領域が生せず、高電 界領域が生じることになる。このように一つのチャネル 物域に反転領域と高電界領域とが生じることにより、ト ランジスタは飽和状態で動作するようになる。従って、 ゲート電圧にトランジスタが動作しうるゲート電圧を印 加すると、ソースフォロアとして配縁接続されたトラン ジスタは、関値電圧に追随してソース電位を変化させ

[0031] しかも、トランジスタが総和状態で動作するので、電流はゲートーソース間の電位差のみで決まる。このため、ソース電位の変化は光発生電荷の蓄積量のみにより決まる。従って、このソース電位をビデオ信号として出力することにより、練型性の良い光電変換を行うことが可能になる。

【0032】また、光発生電荷の蓄積量と反転領域の電 荷の増減分は均衡しているので、光発生電荷の蓄積量は ゲート除機関容量への充電量と等価であり、関値電圧の 変化分が出力される。ここで、ゲート除機限容量への充 電は、キャリアポケットとしての高濃度埋活層上のゲー ト除機関容量に限定されるため、酸化膜厚、高濃度埋造 層の面積板で変さにより接触度を決定するとができ る。しかも、この検出容量は殆ど固定容量と見なせるの で、電荷・電圧変換の伝送替性の線型性に極めて優れた 高級度検出が可能となる。

【0033】さらに、トランジスタの表面がデフレション化している場合、ホールに対して障壁が存在することになる。このとき、他の方式で用いられているフォトゲート電極構造では、表面は光発生電荷により満たされているため、表面は平衡化し、熱的励起による暗電流発生や寄生ホール蓄積によるボテンシャル変調が問題となった。

【0034】一方、この発明においては、トランジスタのチャネル領域は、残留電荷を掃出し(初期化)後に空状態が保持される。しかも、トランジスタ領域が遮光されているため、過剰なキャリア層を形成するに至らない。従って、仮に表面に循環されたキャリアも、障壁を乗り越えずして暗電流となることはなく、表面からノイズ成分を抑制することができる。

[0035]以上のように、電流を制御すべき光発生電 商を何れの半導体層表面部分とも相互作用しない孤立し たチャネル領域下のウエル領域へ注入して、ソース拡散 領域付近の電位隔壁を変化させている。即ち、光発生電 荷をソース拡散部域近くに集めることによりトランジス タの間値電圧を削御するような構造とすることで、雑音 成分を持たず、練型性が良く、かつ高感度検出が可能な 理想的な限値電圧変調方式CMOSイメージセンサ素子 を提供することができる。

### [0036]

【実施の形態】以下に、図面を参照しながら未発明の実施の形態」以下に、図面を参照しながら未発明の実施の形態について説明する。図1は、本発明の実施の形態に係るC MO Sイメージセンサの単位画無内における素子レイアウトについて示す平面のある。図1に示すように、単位画業101円に、受光ダイオード111とが開接して設けられている。これらは、一つのウエル領域15を共有している。即ち、受光ダイオード111のウエル領域15 は光照射による電荷の発生領域を構成し、光信号検出用MO Sトランジスタ112のウエル領域15はゲート領域が15はゲート領域17にいる。

【0037】受光ダイオード111の不純物拡散領域 7 と光信号検出用MOSトランジスタ112のドレイン 拡散領域 17aとはウエル領域 5の表層に一体的に形成されている。ドレイン拡散領域 17aはリング状のゲート電極19の外周部を取り囲むように形成され、リング状のゲート電極19の中心部にソース拡散領域 15 形成されている。ゲート電極19下のウエル領域 15内 であって、ソース拡散領域16の周辺部に、ソース拡散 領域16を取り囲むようにキャリアポケット(高濃度埋 込層)25が形成されている。

【0038】なお、光信号検出用MOSトランジスタ1 12の動作時にゲート環境19下のウェル領域15の表 面のチャネル領域が反転状接或いはデブレション状態を 保つように、チャネル領域にはn型の不純物を導入した n型不純物層(反対導電型の不純物層)が形成されてい る。ドレゲン鉱鉄鎖域173はドレイ電低(VDD) 供給線22と接続され、ゲート電極19は垂直走査信号 (VSCAN) 供給線21に接続され、ソース拡散領域 16は毎番ルが第21に接続され、ソース拡散領域 16は毎番ルが第21に接続され、ソース拡散領域

[0039] また、受光ダイオード111の受光窓24 以外の領域は金属層(連光膜)23により連光されている。次に、本発明の実施の形態に係るCMOSイメージ センサのデバイス構造を断面図を用いて説明する。図2 り上の図は、図1のA ー A機能面図に相当する。本発明 の実施の形態に係るCMOSイメージセンサのデバイス 構造について示す断面図である。図2の下の図は、半導 体基板表面に光分ポテンシャル図である。

【0040】図3の上の図は、チャネル領域でかウエル 領域15内のキャリアボケット25の付近を静和に示す 断面図である。また、図3の下の図は、光発生ホールが キャリアボケット25に蓄積されているときの、キャリ アボケット25を含む半導体接表面に平庁右面、即ち 図中のF-F線に沿うボテンシャル図である。但し、キャリアボケット25上のチャネル領域の配発の電子 の分布を同じ図に記載している。

[0041] 図4は図1の8-B線断面図であり、図5 らに、p型シリコンからなる基板11上に「型シリコン をエビタキシャル成長し、エビタキシャル層(n型房 12を形成する。以上が単導体基板を構成する。 ひの 型層12に P型のウェル領域 15 が形成されている。 な お、隣接する単位画素間に各単位画素を分離するよう に、フィールド絶縁期14とその下の素子分離拡散領域 13 とが形成されている。

【0042】次に、受光ダイオード111の詳細について図2及び図4により説明する。即ち、ウェル領域15に大部分の領域がかかるように n型層12の表層に形成された不純物拡散領域17とで構成されている。即ち、正孔(ホール)に対する壁め込み構造をしている。不純物拡散領域17はドレイン電圧(VDD)供給線22に接続されて正の電位にバイアスされ。これにより、入射光により発生したホールは不輔物拡散領域17の下のウェル領域15内に存在するようになるため、界面捕獲率位の多い半導体層表面に影響される。雑種60低速を図ることができる。

【0043】次に、光信号検出用MOSトランジスタ (nMOS) 112の詳細について図2及び図5により 説明する。即ち、リング状のゲート電極19がホー型の 不純物拡散領域17を一体的に形成されたホー型のドレ イン拡散領域17aにより囲まれた構造を有する。リン グ状のゲート電極19の中央部にホー型のソース拡散領域 16が形成されている。そして、ドレイン拡散領域1 7aとソース拡散領域160間のウエル領域15上にゲート絶縁膜18を介してゲート電極19が形成されている。ゲート電極19下のウエル領域15の表層がチャネル領域となる。ゲート電極19下のウエル領域15の表層がチャネル領域となる。

[0044]また、チャネル領域の下のウェル領域15内に、チャネル長方向の一部領域、即ちソース拡散領域 16の周辺部であって、ソース拡散領域 16の周辺部であって、ソース拡散領域 16を囲むように、p+型のキャリアボケット25は、例えばイオン注入法により形成することができる。キャリアボケット25は表面に生じるチャネル領域よりも下側のウェル領域 15内に形成される。キャリアボケット25はチャネル領域にかからないように形成することが望生しい。さらに、通常動作電圧において、チャネル領域を反転状態或いはデブレーション状態に保持するため、チャネル領域に適当な漢度の型本純物を導入してn型不純物層 15aを形成することが必要である。

[0045]上記したり 型のキャリアボケット25で は光発生電荷のうち光発生ホールに対するボテンシャル が低くなるため、ドレイン拡散領域17aに高電圧を印 加したとをに光発生ホールがこのキャリアボケット25 に集まる。図は光発生ホールがキャリアボケット25に 蓄積されている状態を示す。図2の下図に光発生ホール がキャリアボケット25に蓄積し、チャネル領域に電子 が誘起されて多転領域が生じている状態のポテンシャル 図を示す。また、チャネル領域下のウェル領域15内の キャリアボケット25内付近の素子構造新面とボテンシ ャル図の軽極図3に示す。

【0046】次に、図6(a),(b) を参照して上記の構造の単位画素を用いたCMOSイメージセンサの全体の構成について説明する。図6(a)は、本発明の実施の形態におけるCMOSイメージセンサの回路構成図を示す。図6(a)に示すように、このCMOSイメージセンサは、2次元アレーセンサの構成を採っており、上記した構造の単位画業が列方向及び行方向にマトリクス状に並ぶように配置されている。

【0047】また、垂直走者得号(VSCAN)の駆動 走査回路102及びドレイン電圧(VDD)の駆動走査 回路102分画業領域を挟んでその左右に高間されてい る。行毎に行方向に並ぶ全ての単位画素101内のMO Sトランジスタ112のドレインに、ドレイン電圧(V DD)の駆動走査回路103から行毎に一つずつでてい るドレイン電圧供給線22a、22bがそれぞれ接続されている。さらに、行毎に行方向に並ぶ全ての単位画 101内のMOSトランジスタ112のゲートに、垂直 走査信号(VSCAN)の駆動走査回路102から行毎 に一つずつでている垂直走査信号供給線21a,21b がそれぞれ接続されている。

【0048】また、列毎に列方向に並ぶ全ての単位画素 101内のMOSトランジスタ112のソースが列毎に 展な毎重匝出力線20a,20bに接続されている。各 重匝出力線20a,20bは列毎に異なるスイッチとし てのMOSトランジスタ105a,105bのドレイン (光検出信号入力端子)28a,29aに1つずつ経め されている。各スイッチ105a,105bのゲート (水平走金信号入力端子)28b,29bは水平走査信 号(HSCAN)の駆動走査回路104に接続されている。

【0049】また、各スイッチ105a、105bのソース (光検社信号出力端子) 28c, 29cは共通の定確流第106速通して映像信制力10万比接続されている。即ち、各単位圖素101内のMOSトランジスタ112のソースは定電流源106に接続され、画素単位のソースフォロフ回路を形成する。従って、各MOSトランジスタ112のゲートーソース間の電位差、及びバルクーソース間の電位差は接続された定電流源(負荷回路)106により決定される。

[0050] 垂直走査信号(VSCAN)及び水平走査 信号(HSCAN)により、遂次、各単位国票のMOS トランジスタ112を駆動して光の入射量に振例した映像信号(Vout)が続み出される。上記のように、単位 國素101は受光ダイオード111及びMOSトランジ 大タ112で構成されるので、国票の部分をCMOS分 術を用いて作成することができる。従って、上記国素部 分と、駆動走査回路102~104及び定電流第106 等周辺回路とを全て同じ半導体基板に作成することができる。

【0051】図6(b)は、本発明に係るCMOSイメージセンサを動作させるための各入出力信号のタイミングチャートを示す。p型のウエル領域15を用い、かつ光信号検出用トランジスタ112がnMOSの場合に適用する。素手動作は掃出期間(初期化)ー・・というように繰り返し行う。

[0052] このとき、固体職像素子の動作に伴って単位画素101のウェル領域15内のボテンシャルが変化する様子についても、図7、図8、及び図りボテンシャル図を参照しながら同時に説明する。さらに、単位画素101内の光信号検出用MOSトランジスタ112の電流一電圧特性について図10に示すグラフを参照しながら同時に説明する。

【0053】図7乃至図りにおいて、縦軸はボテンシャルを表し、横軸は基板表面からの深さを表す。また、図 (a),図8(a),図9(a)は、それぞれ掃出期間(初期代),蓄積期間,認出期間における図4のDー

D線斯面でのボテンシャル分布を表す。 さらに、図7 (b), 図8 (b), 図9 (b)は、それぞれ掃出期間 (初期化),蓄積期間,読出期間における図5のE-E 線斯面でのボテンシャル分布を表す。

【0054】まず、掃地期間は、光発生電荷(ホール) を蓄積する前に、読み出しが終わった光発生電荷や、ア クセブタやドナー等を中性化、或いは表面単位に捕獲 されている正孔や電子等、光信号の読み出し前の残留電 荷を半導体内から排出する期間である。即ち、この動作 を光発生電荷の基板掃出し動作(初期化動作)といい、 行単位で行われる。

[0055] 初期化動作を行うのは、次の番組期間にキャリアボケット 25を空にして新たな光発生電荷を蓄積するためである。即ち、蓄積された光発生電荷だけを映なためである。この場合、ドレイン拡散領域17a、ゲート電極19及びソース拡散領域16に端水の動作電圧よりも大きい電圧を印加する。即ち、VDD供給線22。20とにかし、VSCAN供給線21a,21bに約+5Vの電圧を供給してドレイン拡散領域17aに印加し、VSCAN供給線21a,21bに約+5Vの電圧を開始19に印加することによりチャネル領域が導通するため、ドレイン拡散領域17aに印加された約+5Vの電圧を加さることによりチャネル領域が導通するため、ドレイン拡散領域17aに印加された約+5Vの電圧を加さることによりチャネル領域が導通するため、ドレイン拡散領域17aに印加された約+5Vの電圧がそのままソース拡散領域が壊域16に印加された約+5Vの電圧がそのままソース拡散領域数45に印加される。

【0056】この電圧印加は、図7(a)(b)に示すように、pn接合を辿バイアスし、ウェル前域15内の電界が小観及びP頼域を透過してp\*型の基板11方向に向くようにする。これにより、ウエル領域15その他半導体内に残留するホールはp\*型の基板11に排出7カら排出される。特に、光発生電荷がキャリアボケット25に維結されている場合、トランジスタが飽和状態で荷をキャリアボケット25い手出させることはできないが、5V程度のさらに高いゲート電圧及びドレイン電圧を印加することにより、光発生電荷をキャリアボケット25が上端がある。

【0057】残留電荷が排出された後ではウエル領域1 5は空乏化した状態にある。上記したような切解化は、 疾留電荷を生じさせないので、キャリヤの熱的ゆらぎに よる熱雑省(はTC雑音)が発生せず、理趣のである。 なお、この初期化動作においては、電流バスが無いた め、オンチップに搭載された昇圧回路が容易に使用でき

【0058】次に、蓄積期間は、光照射により光発生電荷を発生させ、その光発生電荷をテャネル領域下のウエル領域15内のキャリアボケット25に蓄積させる期間である。なお、この蓄積期間では水平走査時間単位での電子シャッター動作も可能である。この場合、光照射前

に、VDD供給線22a,22bを通して、全ての単位 画業101内のMOSトランジスタ112のドレイン拡 数領域17にMOSトランジスタが動作しるARそ+2 ~3V程度の電圧を印加するとともに、VSCAN供給 線21a,21bを通して、列毎にMOSトランジスタ 112のゲートにMOSトランジスタがカットオフ状態 を維持するような低い電圧を印加する。このように、光 発生電荷の蓄積は各水平走査信号線上に配列されたセン サ列毎に行う。

[0059] ドレイン拡散領域 17aへの電圧印加により、p型のウェル領域15内の多数キャリヤ(正孔)はp\*型の基板11側に得きだされるため、ウェル領域15内は空乏化し、アクセフタからなる負の空間電荷層が存在する。この状態で画素領域に光を照射すると、受光ダイオード111のウェル領域15に電子-正孔対が発生する。

【0060】 こで、MOSトランジスタ112のゲート電圧が低く設定されているので、光発生電荷のうち、 光発生電子はドレイン電圧によりドレイン拡散領域17から排出される。一方、光発生ホールはソース拡散領域16の方に移動し、最も電位の低くなっているキャリアボケット25に蓄積される。この状態を図8(a),(b)に示す。【0061】蓄積期間での光発生ホールの移動は1型のエル領域15内でのみ行われるので、光発生ホールの移動に際して半導体表面の影響を受けることはなく、雑音成分は発生しない。ところで、トランジスタの表面がデブレション化している場合、ホールに対して隠壁が存在することになる。

【0062】他の方式で用いられているフォトゲート電 艦構造では、図11(c)に示すように、表面は光発生 電荷により満たされているため、表面は平衡化し、熱的 励起による降電流発生や審生ホール蓄積によるボテンシ ャル変調が問題となる。一方、この実施の形態において は、トランジスタのチャネル側域は、図11(a)に示 すように、初期化後に空乏状態が保持される。しかも、 区11(b)に示すように、トランジスタのゲート及び その周辺が進光されているため、過剰なキャリア層を形 成するに至らない。従って、仮に表面に捕獲されたキャ リアも、魔撃を異り戻すくして暗電流となることはな 、表面からのノイズの分を加刺することができる。

 トに凡そ+2~3 V程度の電圧を印加する。さらに、光信号検出用MOSトランジスタ112のソースに定電流源106を接続して一定の電流を流すようにする。

[0064]ところで、この熱出期間の直前の蓄積期間 で、光発生電荷がキャリアボケット25内に蓄積されて いる。光発生電荷がキャリアボケット25内に蓄積されると、蓄積重に応じてフェルミレベルが変化し、空間電 荷は減少するため、トランジスタの間値配圧の低下から たらす。同時は、電荷保存即により、キャリアボケット 25上に反転領域が形成され、反転領域内でキャリアボ ケット25内に蓄積された光発生ホールの重と同じ業の 東ネが掛加し、チャネルコンダクタンスには関しまる。

【0065】 この場合、キャリアボケット 25上の表面 電位はゲート長方向にほぼ一定値となり、反転譲域に は、キャリアである電子が一様な密度で分布する。一 方、ドレイン拡散領域17a側では、空間電荷密度が低 いため、表面に反転譲域は生ぜず、高度界域域が生じ のこのように、チャネト機域の一部に反を領域が生 じ、他の部分に高電界領域が生じているため、図10に 示すように、光信号検出用MOSトランジスタ112は 酸和状態での勢作が可能となる

【0066】従って、光信号検出用MOSトランジスタ 112の各電程に通常の動作電圧を印加すると、トラン ジスタ112は触和状態で動作する。このとき、トラン ジスタ112はた電流動作によるソースフォロワ回路を 形成しているので、負帰還作用によりトランジスタ1 12に一定電流が流れるようにゲートーソース間の電位差 を減少させるべく、図9(a),(b)に示すように、 ソース電位が高くな。このソース電位の変化を映像信 号出力107に出力する。

【0067】なお、上記の誘出動作を次のように理解してもよい。即ち、図10に示すように、光信号検出用化 のトラシグスタ112は物質域で動作するため、ドレインーソース間の電位差はゲート電極19下のボテンシャルで決定され、その電位差によりり型のウェル領域 15内にはソース拡散領域16内にクラインス拡散領域16付近のフェルミ電位を正の方向に変化させるが、電流値はその定電流道10によびまでは、メース電位(ソース)に対しているといる。とのため、図9(a)、(b)に示すように、ソース電位(ソース)には、光発生ホールの進入により中性にわた空間電荷層の電位差分の変化が現れる。すなわち、バルク電位を光発生ホール型により変化にさせ、ソースフォロフ出力を変化させるととができる。

【0069】 これにより、光照射量に比例した映像信号 (Vout)を得ることができる。この場合、光発生ホールと反転頭域の電荷の増減分は均衡しているので、光発 生ホールによる電荷量はゲート絶縁膜 18容量への充電 量と等価であり、関値電圧の変化分が出力される。ここ で、図12(a),(b)に示すように、ゲート絶縁膜 18容量への充電は、キャリアポケット25上のゲート 絶縁膜18容量に限定されるため、ゲート酸化原厚、キャリアポケット25の面積及び深さにより検出感度を決 定することができる。また、キャリアポケット25とい う限られた領域に光発生ホールが蓄積されるため、変換 効率もよい。

【0070】しかも、この検出容量は殆ど固定容量と見 なせるので、電荷-電圧変換の伝達特性の線型性に極め て優れた高感度検出が可能となる。次に、図6(a). (b) にしたがって、一連の連続した固体撮像素子の光 輸出動作を簡単に説明する。即ち、初期化動作によりウ エル領域やその他の半導体層内に残る電荷を排出する。 【0071】次いで、トランジスタのゲート電極19に 低いゲート電圧を印加し、ドレイン拡散領域17aにト ランジスタの動作に必要な約2~3Vの電圧(VDD) を印加する。このとき、ウエル領域15は空乏化し、ド レイン拡散領域17aからソース拡散領域16に向かう 電界が生じる。光照射により電子・ホール対(光発生電 荷)が生じると、上記電界によりこの光発生電荷のうち 光発生ホールがゲート領域に注入され、かつキャリアボ ケット25に蓄積される。これにより、チャネル領域か ら基板11側に広がる空乏層幅が制限されるとともに、 そのソース拡散領域16付近のポテンシャルが変調され て、MOSトランジスタ112の閾値電圧が変動する。 【0072】 ここで、ゲート電極19にMOSトランジ スタ112が飽和状態で動作しうる約2~3Vのゲート 電圧を印加し、ドレイン拡散領域17aにMOSトラン ジスタ112が動作しうる約2~3Vの電圧VDDを印 加する。これにより、チャネル領域の一部に低電界の反 転領域が形成され、残りの部分に高電界領域が形成され

[0073] さらに、MOSトランジスタ112のソース拡散領域16に定電流源106を接続して一定の電流を流す。これにより、MOSトランジスタ112はソースフォロフ回路を形成し、従って、光発生ホールによるMOSトランジスタの間衛電圧の変動に追随してソース電位が要化し、出力電圧の変化をもたらす。これにより、光照射量に比例した映像信号(Vout)を取り出すことができる。

[0074]以上のように、この発明の実施の形態によれば、掃出動作(初期化)一書積動作一誌出動作の一連 の過程において、光発生ホールが移動するときに、半導 体表面やチャネル領域内の雑音派と相互作用しない理想 りな光電変換機構を実現することができる。また、キャ リアポケット 25 をチャネル領域下の一部領域に設けて いるため、チャネル領域の一部を反転領域とし、残りの 部分を高電界領域とすることができる。これにより、図 10に示すように、トランジスタを飽和状態で動作させ ることができる。しかも、ソースフォロフ回路を形成し ているので、光発生電荷による関値電圧の変化をソース 電位の変化として検出することができる。このため、線 型性の良い光電変換を行うことができる。

【0075】なお、図13(b)に示す従来例の8CM D型国体機像素子の場合、電流一電圧特性は3機管特性 となり、飽和状態での動作分離しい。このため、線型性 の良い光電変換を行うことは難しいといえる。さらに、 受光ダイオード111と光信号検出用Mの5トランジス タ112とを別々に設けているので、フォトゲート電極 への光照射のような多重干渉による分光感度特性の劣化 を防止することができる。

【0076】また、素子構成は、受光ダイオード111 と光信号検出用MOSトランジスタ112との単純な組合わせで有えるため、開口事を向上できる。さらに、ゲート電圧を変化させ、ソースフォロワの利得及びソース容量するでできる。たち、上記束施の形態では、内型のウェル領域15にp\*型のキャリアボケット25を設けてホールを蓄積し、nMOSトランジスタ・光信号後出用MOSトランジスタ)112により光信号を検出しているが、n型のウェル領域を用い、n\*型のキャリアボケットを設けて電子を蓄積し、pMOSトランジスタ(光信号を検出を1000円である。1200円でである。1200円である。120

【0077】また、固体撮像素子の全体の構成を示す図6(a)において、掲出期間で、ゲート電極 19に約+ といの電圧を印加することによりチャネル領域を場通さ せてドレイン拡散領域17aに印加された約+5Vの電 圧をそのままソース拡散領域16に印加するようにして いる。しかし、切り換え手段を介して掲出期間だけソー ス拡散領域16に約+5Vの電圧を供給するような電源 を別にソース拡散領域16に終続してもよい。

[0078] さらに、上記回体操像業子の全体の構成を 赤す図6(a)において、負荷回路として定電流源を用 いているが、容量負荷を用いてもよい。この場合、光発 生電荷の薫荷により光信号検出用トランジスタ112の ソース電位が変化すると、その変化により容量が充電さ れるため、その充電電圧を映像信号として取り出すこと ができる。また、定電流源や容量負荷の他に、ソースフ ォロワを形成する、高インヒーダンスを有するその他の 負荷回路を用いることが可能である。

#### [0079]

【発卵の効果】以上のように、本発明に係る側値電圧変 関方式の固体撮像素子においては、ウエル領域を共有す る受光ダイオードと絶縁ゲート型電界効果トランジスタ とを備え、かつトランジスタのチャネル領域の下のウエ ル領域内のソース拡散領域の近くに高濃度埋込層(キャ リアポケット)を備えている。

【0080】このため、受光ダイオード部で発生した光 発生電荷を半導体内部を移動させて高濃度埋込層に蓄積

させ、トランジスタの閾値電圧を変化させることができ る。従って、残留電荷の掃出(初期化)、光電変換、蓄 精、電圧変換に至るまで熱雑音(kTC雑音)や半導体 表面捕獲雑音等を抑制することができる。これにより、 低雑音の固体撮像素子を提供することができ、MOS型 イメージセンサの性能をCCD型イメージセンサの性能 以上に向上することができる。

【0081】また、高濃度埋込層をチャネル領域下の一 部領域に設けているため、チャネル領域の一部を反転領 域とし、残りの部分を高電界領域とすることができる。 これにより、トランジスタを飽和状態で動作させること ができる。しかも、定電流駆動で代表される高インピー ダンスの負荷回路を接続したソースフォロワ回路を形成 しているので、光発生電荷による閾値電圧の変化をソー ス電位の変化として検出することができる。このため、 線型性の良い光電変換を行うことができる。

[0082] さらに、素子構成は、受光ダイオードと光 信号検出用MOSトランジスタとの単純な組合わせで行 えるため、閘□率を向上できる。また、ゲート電圧を変 化させ、ソースフォロワの利得及びソース容量を顕整で きる特性を生かして、固定パターン雑音を抑制すること ができる。さらに、既存のCMOSプロセス技術により 受光部の製作可能であるため、極めて安価に、かつ周辺 回路も同一基板に作成することができる。

# 【図面の簡単な説明】

【図1】本発明の事施の形態に係る固体楊像素子の単位 画素内の素子レイアウトを示す平面図である。

【図2】本発明の実施の形態に係る固体掃像素子の単位 画素内の素子の構造を示す、図1のA-A線断面図であ る。

【図3】本発明の実施の形態に係る固体撮像素子の単位 画素内のキャリアポケット及びその周辺部の詳細を示す 断面図である。

【図4】 本発明の実施の形態に係る固体楊像素子の単位 画素内の受光ダイオードの構造を示す、図1のB-B線 断面図である。

【図5】本発明の実施の形態に係る固体撮像素子の単位 画素内の光信号検出用MOSトランジスタの構造を示 す、図1のC-C線断面図である。

【図6】図6(a)は、本発明の実施の形態に係る固体 撮像素子の全体の回路構成を示す図である。図6 (b) は、図6(a)の固体撮像素子を動作させる際のタイミ ングチャートである。

【図7】図7 (a) は、本発明の実施の形態に係る固体 撮像素子の動作時の掃出期間のある状態における、図4 のD-D線断面でのボテンシャル分布を示す図である。 図7 (b) は、本発明の実施の形態に係る固体撮像素子 の動作時の掃出期間のある状態における、図5のE-E 線断面でのポテンシャル分布を示す図である。

【図8】図8(a)は、本発明の実施の形態に係る固体

撮像素子の動作時の蓄積期間のある状態における、図4 のD-D線断面でのポテンシャル分布を示す図である。 図8(b)は、本発明の実施の形態に係る固体撮像素子 の動作時の蓄積期間のある状態における、図5のE-E 線断面でのボテンシャル分布を示す図である。

【図9】図9 (a) は、本発明の実施の形態に係る固体 撮像素子の動作時の読出期間のある状態における、図4 のD-D線断面でのポテンシャル分布を示す図である。 図9 (b) は、本発明の実施の形態に係る固体撮像素子 の動作時の読出期間のある状態における、図5のE-E 線断面でのポテンシャル分布を示す図である。

【図10】本発明の実施の形態に係る固体掃像素子の単 位画素内の光信号検出用MOSトランジスタの電流一電 圧特性について示すグラフである。

【図11】図11(a)は、固体撮像素子の電荷リセッ ト後のチャネル層表面の状態を示す図であり、図11

(b) は、本発明の実施の形態に係る固体掃像素子のチ ャネル層表面の状態を示す図であり、図11(c)は、 従来例に係るフォトゲート構造の固体撮像素子のチャネ ル層表面の状態を示す図である。

【図12】図12(a)は、本発明の実施の形態に係る 固体撮像素子の動作時の蓄積期間から読出期間にかけて の電荷の分布状態を示す図である。図12(b)は、図 12(a)を説明するためのキャリアポケット及びその 付近の素子断面図である。

【図13】図13 (a) は、従来例に係るBCMD構造 の固体撮像素子の構造について示す断面図である。図1 3 (b) は、従来例に係るBCMD構造の固体掃像素子 の電流・電圧特性について示すグラフである。

## 【符号の説明】

15 ウエル領域、

15a n型不純物層(反対導電型の不純物層)、

16.16a ソース拡散領域.

17 不純物拡散領域。 17a ドレイン拡散領域、

19 ゲート電極、

20, 20a, 20b 垂直出力線、

21, 21a, 21b 垂直走査信号(VSCAN)供 給線、

22, 22a, 22b ドレイン電圧(VDD)供給 練.

25 キャリアポケット(高濃度埋込層)、

27a, 27b 水平走查信号(HSCAN)供給線、

28a, 29a 光検出信号入力端子、

28b, 29b 水平走查信号入力端子、


28c, 29c 光検出信号出力端子、

101 単位画素、

26 水平出力線。

102 垂直走査信号(VSCAN)駆動走査回路、

103 ドレイン電圧 (VDD) 駆動走査回路、



- VSUB

(14)

